Die vertikale Integration elektronischer Komponenten in einem Package (System-in-Package, SiP) ist eine der zukunftsträchtigsten Entwicklungen in der modernen Mikroelektronik. Im vom Bundesministerium für Bildung und Forschung (BMBF) geförderten Verbundprojekt Versiplektor sollen die notwendigen methodischen Grundlagen für einen algorithmusbasierten und technologiegerechten Entwurf vertikal integrierter Systeme geschaffen, und diese exemplarisch in bestehende Elektronik-CAD Werkzeuge fertigungs- und technologiegerecht eingebunden werden.

• Parametrisierung und Modellierung der verfügbaren 2.5D Aufbau- und Verbindungstechnologie
• CAD/EDA Integrationsassistent als Prototyp eines neuartigen Entwurfswerkzeugs für vertikale SiP
• Beispielapplikation mit industrienaher Fertigung zur Verifizierung des entwickelten Werkzeugs